

Kaydediciler:

n adet flip-flopun bir araya getirilmesiyle oluşturulan depolama birimidir.

Ara bellekleri depolamak için registerlar yardımıyla gerçekleştirilir.

n adet flip-flop, n bitlik bilgiyi saklamak kapasitesine sahiptir.

Load ile kontrollü yüklenir.



X=1 yüklenir X=0 ise önceki giriş muhafaza edilir.


- Kaydedicinin paralel olarak diğer yüklenir.
- Kaydedicinin clear edilmesi ya da sıfırlanması.
- Kaydedicinin set edilmesi.
- Kaydedicinin ikenin sağa veya sola kaydırılması.
- Kaydedicinin ikenin 1 artırılması ya da azaltılması.
- ...

Load=1 ise yüklenir
=0 ise durumu korur

D tipi flip-flopunda durumu nasıl korur?
Kendi çıkışı kendi girişine bağlanır.


$$D = L' \cdot q + LG$$

eski bilgi *Yeni bilgi*



q	LG=00	01	11	10	D için
	0	0	1	0	LG=00 01 11 10
0	0	0	1	0	0 0 1 0
1	1	1	1	0	1 1 1 0

$$\frac{L'q + LG}{D \text{ tipi}}$$



SR tipi

q	LG=00	01	11	10	SR için
	00	01	11	10	00 01 11 10
0	0	0	1	0	0x 0x 1 0x
1	1	1	1	0	xx xx 1 0x

$$S = LG \quad R = LG'$$

2 işlem var ve bu bize mux hatırlatıyor


q

G

2x1 mux

S L

$$y = S'I_0 + SI_1$$
$$D = L'q + LG$$



q	LG=00	01	11	10	J K için
	00	01	11	10	00 01 11 10
0	0	0	1	0	0x 0x 1x 0x
1	1	1	1	0	x0 x0 x0 x1

$J = LG$
 $K = L'G'$
J=1 olursa çıkış kontrolsüz yüklenir.
J=0 K=0 ise dur.

Bütün flip-flop clock gelmediği sürece durumu korur.
Bundan dolayı clock ve load ayrılabilir ama bu durum taşıyıcı edilmiyor. Çünkü sadece yüklenme yok. Herşeyin yapılabilmesi için böylece yapılmıştır.

Sifirlama Özelliği:

Sifirlama için ne yapıp ne de veri yollasa atıyor, yok.
Clear sinyali ile bunu yapıyoruz

Clear = 1 ise sifirla
0 ise durumu koru

q	C = 0 1		JK	
0	0	0	0x	0x
1	1	0	x0	x1

J=0 K=C


Arttırma:

Increment = 1 ise arttırma
= 0 ise durumu koru

q	I = 0 1		JK	
0	0	1	0x	1x
1	1	0	x0	x1

J=I K=I

burada gelleme yok. İnitiyonda ya 1 bit ya da 3 bit'e gapp tımmayın uygul




Aynı sayı mantığı, sayıcularda

$J_1 = K_1 = 1 \times I$
 $J_2 = K_2 = q_0 \times I$
 $J_3 = K_3 = q_0q_1 \times I$

} I eklense
increment olur.


peki azaltma olursa ne olur?



Bu 3 özelliği bir arada nasıl kullanabiliriz?


Load ve Clear:

Load	Clear
J=LG	J=0
K=LG'	K=C



2'inci aynı anda 1 çalışmıyorsa diğer
ya önce Load sonra Clear, ya da önce
Clear sonra Load gelebilir.

bu şekli olmaz
çünkü kısa devre olur.



q	LCG:000	001	010	...	111	LCG:000	001	010	...	111
0	0	0	0		0x	0x	0x	...		xx
1	1	1	0		x0	x0	x1	...		xx

$J=LG+I$ $K=LG'+C+I$

Load ve clear bir arada geçirmek için veya kapalı geçirecek bir devre için her bir devre için + veya.

Kayıdırma İşlemleri:

Döş Kaydırma 3 farklı Kaydırma türü Kullanılacak.

0 ile Kaydırma


0 ile Kaydırma → En yüksek anlamlı bite 0 gelir.

$$0 \rightarrow I_{n-1} \rightarrow I_{n-2} \rightarrow I_{n-3} \dots I_1 \rightarrow I_0 \rightarrow 0$$

(2'ye bölme)

0 ile Kaydırma (2'ye çarpma) En düşük anlamlı bite 0 gelir.

$$I_n \leftarrow I_{n-1} \leftarrow I_{n-2} \dots I_1 \leftarrow I_0 \leftarrow 0$$



2 bit sağ kaydırma işlemi yapılır.

En anlamlı bite 0 eklenir bir birimlik girer.

q ₃ q ₂	q ₁ q ₀	D ₁	D ₂
00	00	0	0
01	00	0	0
11	01	0	1
10	01	0	1

D₁ = 0 D₂ = q₁

Döş Kaydırma

En düşük anlamlı bit → en yüksek anlamlı bite gelir.

Kay, bitse 0 kadar bitten sonra başlangıç durumuna gelir.

L₁ bitse L₁ bitten sonra ilk duruma gelir.



İşlem Kontrolü hata getirelimi

Sola kaydırma 0 ile

q ₃ q ₂	S ₁ S ₀	L	D ₁	D ₂
00	00	00	0	0
01	01	00	0	1
11	11	01	1	1
10	10	01	1	0

$$D_1 = S_1 q_1 \quad D_2 = S_1 q_0 + S_0 q_1$$

Bunun yıklanması biter çıkıyor

$$D_1 = L' q_1 + L' q_0$$

$$D_2 = L' q_1 + L' q_0$$

$$D_1 = L' q_1 + L' q_0$$

$$D_2 = L' q_0 + L' q_1$$

4 bit dekleme: elde ettiler yıklanmadı bit farklı yok.